Also published as:

**聞JP58001568 (B)** 

**P1169144 (C)** 

# (3)

## ANALOGGDIGITAL CONVERTING DEVICE

Publication number: JP55008104 (A)

**Publication date:** 

1980-01-21

Inventor(s):

AIHARA HIROSHI

Applicant(s):

TAKEDA RIKEN IND CO LTD

Classification:

- international:


H03M1/52; H03M1/50; (IPC1-7): H03K13/20

- European:

**Application number:** JP19780079833 19780703 **Priority number(s):** JP19780079833 19780703

## Abstract of JP 55008104 (A)

PURPOSE:To realize a high-accuracy and highspeed conversion through a simple circuit constitution for the triple integrating converter by finishing the 2nd integrating period in synchronization with the clock pulse and at the same time varying the output level of the integrator. CONSTITUTION:Input voltage Ex is integrated through the integrator comprising differential amplifier circuit A, capacitor C and resistance R1 in the 1st integrating period T1 and by the command of controller K. And 1st reference voltage +Er featuring the opposite polarity to Ex is integrated in the 2nd integrating period T2. Then the integration is finished in synchronization with clock pulse b after the output level of the integrator passed through the reference level.; In the 3rd integrating period T3, voltage +Er is divided, and then the voltage of, for example, 1/10 is applied to circuit a from resistance R4 in the form of the 2nd reference voltage to carry out the integration until the output level reaches the reference level. The clock pulses are counted at the lower 2nd digit of counter N in the lapse of the period set according to voltage E0 at the start of period T2 and also at the lowest digit in period T3 each, thus obtaining the digital quantity corresponding to input Ex.



Data supplied from the esp@cenet database — Worldwide

## (B) 日本国特許庁 (JP)

⑩特許出願公開

## ⑩ 公開特許公報 (A)

昭55-8104

⑤ Int. Cl.³H 03 K 13/20

識別記号 101 庁内整理番号 7125--5 J ❸公開 昭和55年(1980)1月21日

発明の数 1 審査請求 未請求

(全 3 頁)

**匈アナログ・デジタル変換装置** 

顧 昭53-79833

**20**出 願 昭53(1978)7月3日

⑩発 明 者 相原弘志

20特

東京都練馬区旭町1丁目32番1

号タケダ理研工業株式会社内

⑪出 願 人 タケダ理研工業株式会社

東京都練馬区旭町1丁目32番1

号

個代 理 人 弁理士 益田龍也

明 細 書

1. 発明の名称

アナログ・デジタル変換装置

### 2. 特許請求の範囲

予め定められた時間幅を有する第1稲分期間に おいて入力電圧を積分器で基準レベルから積分す る手段と、上記第1 租分期間に続く第2 積分期間 において上記入力電圧と逆の極性を有する第1基 雄亀圧を上記積分器で積分してその出力レベルが 前記基準レベルを通過したのちクロックパルスと 同期して上記積分を終了する手段と、上記第2種 分期間の開始後予め定められた一定数のクロック パルスが送出されてから該第2積分期間が終了す るまで上記クロックパルスを計数器における上位 の桁に印加してとれを計数する手段と、上記第2 殺 分期間 が終了したとき前 記 徴分器を 構成する差 動増幅回路の非反転入力端に前記一定数のクロッ クパルスに対応した電圧を印加して積分器の出力 レベルを前記第2積分期間において基準レベルを 

分期間に続く第3種分期間において前記第1基準電圧と同一の極性を有しかつ該第1基準電圧との比が前記計数器における進数の整数無分の1にに相当する第2基準電圧を前記積分器に加えてる分する方段と、上記第3種分期間中前記クロックパルスを前記計数器の下位の桁に印加する手段とよりを記さることを特徴とするアナログ・デジタル変換設置3. 発明の詳細を説明

変換装置を提供するものである。

第1図は本発明実施例の構成を示したもので、 端子Exに変換しようとする入力電圧が加えられて、 蛸子 +B-,-B- にそれぞれ正および負の第1基準電 圧が加えられる。これらの鼈圧はスイッチSiまた は Sz, Saを介して抵抗 Riに加えられ、設抵抗を介 して差動地盤器回路Aの反転入力端が加えられる。 また端子+Er.-Erの電圧はスイツチ S. または Ssを 介して抵抗 R2, R8, R4の 直列回路に加えられるが、 スイッチ Saを介して上記抵抗 Raと Raの接続部を抵 抗 Riの入力端に接続し、かつ抵抗 Riと Riの接続部 を差動増幅回路Aの非反転入力端に接続してある。 增幅回路 A は前記入力抵抗 Riおよび帰還コンデン ○と共に租分器を構成するもので、コンデンサ○ と並列にリセット用のスイッチSiを接続してある。 この殺分器の出力をレベル比較器」に加え、更に その出力をクロックパルス発生器Pの出力パルス と共に同期回路でに加えてある。同期回路では、 レベル比較器1の出力信号を加えられたのち段初 のクロックパルスと同期して制御器Eに信号を加

える。更にクロックパルス発生表 Pの出力パルス・は、ゲート制御回路 Z およびゲート G に加えられて、ゲート G の出力パルスが制御器 K に加えられると共に該制御器からゲート制御回路 Z に信号が加えられる。かつ制御器 K には加算計数器 N を接続してある。

第2種分期間 Teにおいては、第1基準電圧氏が 衍分されて、積分器の出力電圧 a は上記基準電圧 によって定まる傾斜角で直線的に低下する。かつ この第2積分期間 T2の 開始と同時に制御器 K から ゲート制御回路なに信号が加えられて、該回路な が第2図gのように一定時間幅の制御信号をゲー トロに加えるから、制御器をに加わるクロックパ ルストが上記信号によつて一定時間の間だけ遮断 される。更に第1科分期間 Tiの終了と同時に計数 器Nがリセットされて、第2種分期間に入つたと き酸計数器の下から2桁目にクロックパルスが加 わる。従って計数器Nは第2程分期間T2の開始後 一定数のクロックパルスが送出された時点から第 2 図 1 の 該 ク ロ ツ ク パ ル ス の 計 数 を 開 始 す る 。 と のようにして第2 雅分期間が進行し、権分器の出 力レベルが前記基準レベルを通過すると、レベル 比較器」の出力信号はが消滅し、同期回路では次さ のクロックパルスと同期して制御器 K に第2 積分 期間の終了信号を加える。

第2種分期間の終了と同時に制御器Kは、スイ

ッチ Szを開いて第 2 に t のようにスイッチ Saおよび Soを閉じる。 このため基準電圧 +mr が抵抗 Rz, Rz, Rz, Rz で分圧されて、抵抗 Rzの電圧が積分器を制成する差跡増幅回路 A の非以転入力端に加わる。従つて上記積分器の出力電圧レベルが第 2 図 a に示したように再び基準レベルをよぎつて上記電圧だけ上昇する。

特開昭55-8104(3)

換動作が終了する。

上述の動作において、第1積分期間に積分器の コンデンサロに充電される電荷 Qid (Bx/R<sub>1</sub>) T<sub>1</sub>であるから、該積分器の出力電圧 Vid

$$V_1 = Q_1 / C = (Ex / OR_1) T_1$$
 (1)

で与えられる。また第2種分期間における核分器 の出力電圧の変化 V₂は同様にして

$$V_2 = (Er/CR_1) T_2 ...$$
 (2)

である。かつ計数版 N の進数を M 任意の整数を n とするとき、前記第 2 基準電圧を Br/M<sup>n</sup> に選定する。すなわち M を10, n を 1 と するとこの第 2 選準電圧が Br/10 となるように抵抗 R<sub>2</sub>,R<sub>3</sub>,R<sub>4</sub>を選定するもので、第 3 被分期間においては第 3 図の回路が構成されるから、この期間における機分器の出力電圧の変化 V<sub>8</sub>は

$$V_8 = (Er/100R_1) T_8$$
 (3)

である。更に第2額分額間の終了時における積分器の出力レベルの変化、すなわち抵抗 R4の電圧を Boとすると、

$$V_1 = V_2 + V_8 - E_0 \tag{4}$$

#### 4. 図面の簡単な説明

第1図は本発明実施例の構成を示した図、第2図は第1図における同一符号の部分の信号波形を示したタイムチャート第3図は第3積分期間における第1図の装置の一部の回路はである。なお図において、Exは被変換電圧の入力端子、+Br,-Brは第1基準電圧端子、Aは差動増電回路、Lはレベル比較器、工は同期回路、Pはクロックバルス発生器、Gはゲート、Zはゲート制御回路、Kは制御器、Nは計数器である。

特 計 出 顧 人 タケダ型研工業株式会社 代 理 人 ・ 弁 理 士 益 田 龍 也 であるから、上記 (1)~(4)式によって

$$Ex = \frac{Er}{T_1} \left( T_2 + \frac{T_8}{10} \right) - \frac{E_0 CR_1}{T_1} \tag{5}$$

が得られる。従つてゲート制御信号 g の時間幅、 すなわち第 2 積分期間 T2の初期において計数編 N に加わるクロックパルスが遮断される数を上記レベル変化 Boに応じて適当に設定すると共に前途のように第 2 積分期間はクロックパルスを計数論の下から 2 桁目に加え、第 3 積分期間は最下位の衍に加えることにより入力電圧 Bx に相当するデジタル量が得られる。

